Intel FPGA 专用时钟引脚是否可以用作普通输入，输出或双向IO使用？
原创 by DeeZeng
FPGA 的 CLK pin 是否可以用作普通输入 ，输出或双向IO 使用？
这些专用Clock input pin 是否可以当作 inout用，需要看FPGA是否支持。
像cyclone V的CLK in 同时支持 作为普通的 inout
而有些FPGA则不支持
那我们可以如何确认是否支持呢？
可以查看 FPGA 的pinout Excel 数据表
比如 查看 Cyclone IV 的 EP4CE22
你会看到当CLK的时候 ， IO 属性就没了，所以Cyclone IV 的CLK pin 是做不了 output的。 （因为CLK是input 所以当input IO 是可行的）
这是理论，如果需要验证 可以建一个简易quartus工程验证一下就好了。
再比如 查看 Cyclone V 的
IO 和 CLK 属性同在 , 所以 Cyclone V的 CLK pin 是同时支持 Input/Output属性的。
如果需要确认其他FPGA系列的 IO属性，可以用同样的方式来确定！
版权声明：本文为DeeZeng原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。