AD在不同的信号层中实现DDR信号线的3W规则
转载于: http://www.pcbbar.com/forum.php?mod=viewthread&tid=3866&highlight=ddr
以一个6层板的DDR来讲解,假如通过计算阻抗,得到TOP层的走线宽度为6mil,ART03层的走线宽度为4mil。
\’ O\’ J# h; a# q$ k( e
1.相关线宽的设置$ I- ~\’ z% T# d+ T& U2 q
<ignore_js_op>
2.TOP层的设置6 I e. Q: r& Y k& ?6 [
本帖隐藏的内容
<ignore_js_op> 7 a; A! `8 ^2 {# p” w% b& X
3.ART03层的设置
<ignore_js_op>
<ignore_js_op>