CPU 中央处理器
CPU（英语：Central Processing Unit，中文名称：中央处理器）是计算机的主要设备之一，功能主要是解释计算机指令以及处理计算机软件中的数据。
计算机的可编程性主要指的是对中央处理器的编程，如何优雅的使用程序合理的调用cpu，
主要变化由单个晶体管组成的大型机和微机年代，随着集成电路的出现，制造出由集成电路制造中央处理器（这些高度收缩的组建也被称为微处理器），现代微处理器已经应用到从汽车到手机到儿童玩具在内的各种物品中。其中分出的中央处理器最为复杂的电路可以做成单一微小功能强大的单元，也就是所谓的核心。
操作原理
冯·诺伊曼CPU的运作原理可分为四个阶段：提取、解码、执行和写回。
1、提取， 从程序内存中检索指令（为数值或一系列数值）。由程序计数器指定程序存储器的位置，程序计数器保存供识别目前程序位置的数值。换言之，程序计数器记录了CPU在目前程序里的踪迹。提取指令之后，PC根据指令式长度增加存储器单元。指令的提取常常必须从相对较慢的存储器查找，导致CPU等候指令的送入。 CPU根据从存储器提取到的指令来决定其执行行为 2、解码阶段， 指令被拆解为有意义的片断。根据CPU的指令集架构（ISA）定义将数值解译为指令[isa]。一部分的指令数值为运算码，其指示要进行哪些运算。其它的数值通常供给指令必要的信息，诸如一个加法运算的运算目标。这样的运算目标也许提供一个常数值（即立即值），或是一个空间的定址值：寄存器或存储器地址，以定址模式决定。在旧的设计中，CPU里的指令解码部分是无法改变的硬体设备。不过在众多抽象且复杂的CPU和ISA中，一个微程序时常用来帮助转换指令为各种形态的讯号。这些微程序在已成品的CPU中往往可以重写，方便变更解码指令。 3、执行阶段。 该阶段中，连接到各种能够进行所需运算的CPU部件。例如，要求一个加法运算，算术逻辑单元将会连接到一组输入和一组输出。输入提供了要相加的数值，而且在输出将含有总和结果。ALU内含电路系统，以于输出端完成简单的普通运算和逻辑运算（比如加法和位操作）。如果加法运算产生一个对该CPU处理而言过大的结果，在标志寄存器里，溢出标志可能会被设置（参见以下的数值精度探讨）。 4、最终阶段，写回， 以一定格式将执行阶段的结果简单的写回。运算结果经常被写进CPU内部的寄存器，以供随后指令快速访问。在其它案例中，运算结果可能写进速度较慢，如容量较大且较便宜的主存。某些类型的指令会操作程序计数器，而不直接产生结果数据。这些一般称作“跳转”并在程序中带来循环行为、条件性执行（透过条件跳转）和函数[jumps]。许多指令也会改变标志寄存器的状态比特。这些标志可用来影响程序行为，缘由于它们时常显出各种运算结果。例如，以一个“比较”指令判断两个值的大小，根据比较结果在标志寄存器上设置一个数值。这个标志可借由随后的跳转指令来决定程序动向。 在执行指令并写回结果数据之后，程序计数器的值会递增，反复整个过程，下一个指令周期正常的提取下一个顺序指令。如果完成的是跳转指令，程序计数器将会修改成跳转到的指令地址，且程序继续正常执行。许多复杂的CPU可以一次提取多个指令、解码，并且同时执行。这个部分一般涉及“经典RISC管线”，那些实际上是在众多使用简单CPU的电子设备中快速普及（常称为微控制器）
CPU 性能：
1、CPU的性能和速度取决于时钟频率（一般以赫兹或千兆赫兹计算，即hz与Ghz）和每周期可处理的指令（IPC），两者合并起来就是每秒可处理的指令（IPS）。 IPS值代表了CPU在几种人工指令序列下“高峰期”的运行率，指示和应用。而现实中CPU组成的混合指令和应用，可能需要比IPS值显示的，用更长的时间来完成。而内存层次结构的性能也大大影响中央处理器的性能。通常工程师便用各种已标准化的测试去测试CPU的性能，已标准化的测试通常被称为“基准”（Benchmarks）。如SPECint，此软仵试图模拟现实中的环境。测量各常用的应用程序，试图得出现实中CPU的绩效。
2、提高电脑的处理性能，亦使用多核心处理器。原理基本上是一个集成电路插入两个以上的个别处理器（意义上称为核心）。在理想的情况下，双核心处理器性能将是宏内核处理器的两倍。然而，在现实中，因不完善的软件算法，多核心处理器性能增益远远低于理论，增益只有50％左右。但增加核心数量的处理器，依然可增加一台计算机可以处理的工作量。这意味着该处理器可以处理大量的不同步的指令和事件，可分担第一核心不堪重负的工作。有时，第二核心将和相邻核心同时处理相同的任务，以防止崩溃。
多核心：
多核心中央处理器是在中央处理器芯片或封装中包含多个处理器核心，以偶数为核心数目较为常见，一般共享二级缓存。
时钟频率： 内频＝外频×倍频。
大部分的CPU，甚至大部分的时序逻辑设备，本质上都是同步的。也就是说，它们被设计和使用的前题是假设都在同一个同步信号中工作。这个信号，就是众所周知的时脉讯号，通常是由一个周期性的方波（构成）。通过计算电信号在CPU众多不同电路中的分支中循环所需要的最大时间，设计者们可为时脉讯号选择一个适合的周期。
该周期必须比信号在延迟最大的情况下移动或者传播所需的时间更长。设计整个CPU在时钟信号的上升沿和下降沿附近移动数据是可能的。无论是在设计还是组件的维度看来，均对简化CPU有显著的优点。同时，它也存在CPU必须等候回应较慢组件的缺点。此限制已透过多种增加CPU并行运算的方法下被大幅的补偿了
可以生产CPU 的著名厂家
AMD（超微）
Andes (晶心科技)
ARM（安谋）
Apple（苹果）
Broadcom Limited（博通）
Cirrus Logic（凌云逻辑）
Cyrix（赛瑞克斯）
龙芯（中国科学院）
DEC（迪吉多）
Fairchild（仙童）
Fujitsu（富士通）
Harris（哈瑞斯）
Hewlett Packard（惠普）
Hitachi（日立），见Renesas（瑞萨）
HUAWEI (华为)
IBM（国际商业机器）
IDT
Intel（英特尔）
Intersil
Maxwell（麦克斯韦）
MHS
Microsystems International
MIPS Technologies（美普思科技）
Mitsubishi（三菱），见Renesas（瑞萨）
MOS Technology
Motorola (摩托罗拉)
MTK(联发科)
NS（国家半导体）
NEC（日本电气），见Renesas（瑞萨）
NexGen
OKI（冲电气）
OPTi
Philips（飞利浦）
Qualcomm(高通)
RCA（美国无线电）
Renesas（瑞萨）
Rise
Rockwell（洛克威尔）
Samsung (三星)
SGS，见ST（意法半导体）
Sharp
ST（意法半导体）
Siemens（西门子）
Synertek
Sun（昇阳）
Thompson（托马森）
Thomson（汤姆逊半导体），见ST（意法半导体）
TI（德克萨斯仪器）
Toshiba（东芝）
Transmeta（全美达）
UMC（联电）
VIA（威盛）
Western Design Center（西部设计中心）
Western Electric（西部电气）
ZiLOG
查看相关配置的价格 可以借助中关村
http://detail.zol.com.cn/servercpu/index1181120.shtml
也可以查看CPU 的天梯图进行挑选