计算机组成原理之系统总线
1、总线的基本概念
1.为什么要用总线？
冯诺依曼将计算机分为五部分：运算器、存储器、控制器、输入设备和输出设备。要将这些设备连接起来需要较多的通路。
2.总线
总线式连接各个部件的信息传输线，是各个部件共享的传输介质。
3.总线上信息的传送
串行：一次传输一位信号。
并行：传输距离较短，
4.总线结构的计算机举例
4.1 单总线结构框图
4.2 面向CPU的双总线结构框图
4.3 以存储器为中心的双总线结构框图
2、总线的分类
1.片内总线：芯片内部的总线
2.系统总线：计算机各部件之间的信息传输线
- 数据总线：双向与机器字长、存储字长有关
- 地址总线：单向与存储地址、I/O地址有关
- 控制总线：有出、有入
3.通信总线：
用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信
- 串行通信总线
- 并行通信总线
3、总线特性及性能指标
1.总线物理实现
2.总线特性
- 机械特性：尺寸、形状、管脚数及排列顺序
- 电器特性：传输方向和有效电平范围
- 功能特性：每根传输线的功能（地址、数据、控制）
- 时间特性：信号的时序关系
3.总线的性能指标
- 总线宽度：数据线的根数
- 标准传输率：每秒传输的最大字节数（MBps）
- 时钟同步/异步：同步、不同步
- 总线复用：地址线与数据线复用
- 信号线数：地址线、数据线和控制线的总和
- 总线控制方式：突发、自动、仲裁、逻辑、计数
- 其他指标：负载能力
4.总线标准
| 总线标准 | 数据线 | 总线时钟 | 带宽 |
|---|---|---|---|
| ISA | 16 | 8MHz(独立) | 16MBps |
| EISA | 32 | 8MHz(独立) | 33MBps |
| VESA(VL-BUS) | 32 | 32MHz(CPU) | 132MBps |
| PCI | 32 64 |
33MHz(独立) 66MHz(独立) |
132MBps 528MBps |
| AGP | 32 | 66.7MHz(独立) 13MHz(独立) |
266MBps 533MBps |
| RS-232 | 串行通信 总线标准 |
数据终端设备(计算机)和数据通信设备(调制解调器)之间的标准接口 | |
| USB | 串行接口 总线标准 |
普通无屏蔽双绞线 带屏蔽双绞线 最高 |
1.5Mbps(USB1.0) 12Mbps(USB2.0) 480Mbps(USB3.0) |
4、总线结构
1.单总线结构
2.多总线结构
双总线结构
三总线结构
I/O总线、
四总线结构
5、总线控制
1.总线判优控制
基本概念
- 主设备（模块）：对总线有控制权
- 从设备（模块）：响应从主设备发来的总线命令
- 总线判优控制
- 集中式：
- 链式查询
- 计数器定时查询
- 独立请求方式
- 分布式
2.总线通信控制
目的：解决通信双方协调配合问题
总线传输周期：
- 申请分配阶段：主模块申请，总线仲裁决定
- 寻址阶段：主模块向从模块给出地址和命令
- 传输阶段：主模块和从模块交换数据
- 结束阶段：主模块撤销有关消息
总线通信的四种方式
- 同步通信：由统一时标控制数据
- 异步通信
- 半同步通信
- 分离式通信
（1）同步式数据输入
（4）半同步通信（同步、异步结合）
同步 发送方用系统时钟前沿发信号
接收方用系统时钟后沿判断、识别
异步 允许不同速度的模块和谐工作
增加一条“等待”响应信号 WAIT
上述三种通信的共同点：
一个总线传输周期（以输入数据为例）
- 主模块发地址、命令（占用总线）
- 从模块准备数据（不占用总线）
- 从模块向主模块发数据（占用总线）
（5）分离式通信
充分挖掘系统总线每个瞬间的潜力
一个总线传输周期：
- 子周期1：主模块申请占用总线，使用完后即放弃总线的使用权
- 子周期2：从模块申请占用总线，将各种信息送至总线上
特点
- 各模块有权申请占用总线
- 采用同步方式通信，不等对方回答
- 各模块准备数据时，不占用总线
- 总线被占用时，无空闲
版权声明：本文为yan-lei原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。