一张图说明三极管开关电路基极为什么要加下拉电阻!
1. 当上一级IO口输出为PN结构造的晶体管时才考虑
2. 当上一级IO口为MOS管结构时,无需考虑,别JB在这里说高阻抗抗干扰,对于三极管输入来说,有狗屁的高阻抗,说高阻抗的自己好好动动猪脑子
3. 看不懂上图的人可以留言,不懂不要紧,别瞎JB乱蒙
版权声明:本文为匿名原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。
1. 当上一级IO口输出为PN结构造的晶体管时才考虑
2. 当上一级IO口为MOS管结构时,无需考虑,别JB在这里说高阻抗抗干扰,对于三极管输入来说,有狗屁的高阻抗,说高阻抗的自己好好动动猪脑子
3. 看不懂上图的人可以留言,不懂不要紧,别瞎JB乱蒙