Avalon总线学习

                                                                                                                     —Avalon Interface Specifications

 

1.Avalon Interfaces in a System and Nios II Processor

 

2.Avalon Interfaces in a System Design and External Processor

 

3.传统的读和写时序图

4.在slave端，读和写，被主设备设置了wait信号

5.Piplined 读数据，Latency可调

6.

 

7

8.

9.

10

 

11

12

13

14

15

16

版权声明：本文为chensimin1990原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://www.cnblogs.com/chensimin1990/p/6490733.html