D触发器
一、D触发器原理
D触发器(data flip-flop)也称为维持-阻塞边沿D触发器，由六个与非门组成，其电路图及其逻辑符号如下图所示。其中G1和G2构成基本的RS触发器，G3和G4构成时钟控制电路，G5和G6组成数据输入电路。
二、D触发器原理– -钟控D触发器
在分析维持-阻塞边沿D触发器的工作原理之前，让我们先来看看 R0的复位功能 、S0的置位功能是如何实现的吧。
电路中的 R0、S0端分别完成复位功能和置位功能，均为低电平有效，即R0=0、S0=1 时，不论输入数据D处于什么状态，其输出端都为Q0=0，Q0非=1 ，即触发器清0;而当 R0=1、S0=0时，不论输入数据D处于什么状态，其输出端都为Q0=1，Q0非=0，即触发器置1 。由于 R0和S0分别为直接复位端和置位端，在分析D触发器工作原理时均视为高电平，以保证不影响电路工作。具体工作原理如下：
(1)当 时，G2输出端为1，即 ;与此同时， 的低电平到达G6的输入端，使得G6输出端为1，G5输出端为0，G3输出端为1，此时G1的三个输入都为高电平，从而导致其输出端为低电平，即Q=0。完成了触发器复位的功能。
(2)当 时，G1的输出端为1，即Q=1;与此同时， 的低电平到达G5的输入端，使得G5输出端为1，当CP=1时，G3输出端为0，G4输出端为1，此时G2的三个输入都为高电平，从而导致其暑促段为低电平，即 。完成了触发器置位的功能。
三、D触发器原理– -边沿D触发器
根据以上对钟控触发器的分析可知， R0的复位功能和 S0的置位功能与CP信号无关，均为低电平时有效，而当 R0、S0 均为高电平时，输出端状态取决于输入端D，其工作原理如下：
(1)在D=0前提下，G6输出端为1。当CP=0时，G3、G4输出端都为1，G5输出端为0，使得G3输出端恒为1，保持不变;当CP由0变为1时，G3保持输出端为1，G4输出端变为0，从而导致 ，而G4输出端连接到G6的输入端，使得G6输出端恒为1，在改变D时也保持不变。故将G4到G6的连接线称为置0维持线，故将G3到G4的连接线称为置0阻塞线。
(2)在D=1前提下，当CP=0时，G3、G4输出端都为1，G6输出端为0，使得G4、G5输出端恒为1，保持不变;当CP由0变为1时，G3输出端变为0，从而导致 ，而G3的输出端连接到G5的输入端，使得G5输出端恒为1，在改变D时也保持不变。故将G3到G5的连接线称为置1维持线，G5到G6的连接线称为置1阻塞线。
根据以上分析可知，该边沿触发器的特性方程为 。由于采用了维持阻塞的结构，当时钟信号CP的上升沿到来时，将D的数据送到输出端，具有边沿触发的特性，而在CP信号上升沿之后，即使D的数据发生了改变，输出端也不会发生改变。