背景：为统筹电路设计较全面的知识点，本人将在近期推出电路设计中各种常用器件与设计理念，如基本元器件电阻、电容、电感、二极管保护，存储器件SDRAM、FLASH，PCB设计工艺DCDC电源、PCB板布线设计工艺等，希望能为大家提供些许参考。

在电路设计中，经常需要使用匹配电阻，如闭路电视同轴电缆、时钟数据线等，如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备。

关于串联匹配电阻其作用：

1、概述： 

高速信号线中才考虑使用这样的电阻，低频情况下，一般是直接连接。这个电阻有两个作用：

① 阻抗匹配：因为信号源的阻抗很低，跟信号线之间阻抗不匹配，串上一个电阻后，可改善匹配情况，以减少反射，避免振荡等。

② 减少信号边沿的陡峭程度：可以减少信号边沿的陡峭程度，从而减少高频噪声以及过冲等。因为串联的电阻，跟信号线的分布电容以及负载的输入电容等形成一个RC 电路，这样就会降低信号边沿的陡峭程度大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。

2、 详述（阻抗匹配） 

阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。

阻抗匹配分为低频和高频两种情况讨论。

我们先从直流电压源驱动一个负载入手，由于实际的电压源，总是有内阻的，我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为： 

I=U/(R+r)

可以看出，负载电阻R越小，则输出电流越大。

负载R上的电压为：

Uo=IR=U/[1+(r/R)]

负载电阻R越大，则输出电压Uo越高。

再来计算一下电阻R消耗的功率为： 

P=I2×R=[U/(R+r)]2×R=U2×R/(R2+2R×r+r2)=U2×R/[(R-r)2+4×R×r]=U2/{[(R-r)2/R]+4×r}

对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的注意式中[(R-r)2/R]，当R=r时，[(R-r)2/R]可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax=U2/(4×r)即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。对于纯电阻电路，此结论同样适用于低频电路及高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共扼匹配。

匹配电阻下低频电路与高频电路的比较：

① 在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。

从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。

注：有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。

② 在高频电路中，我们还必须考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射。

为什么阻抗不匹配时会产生反射以及特征阻抗的求解方法，牵涉到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。 

例如，常用的闭路电视同轴电缆特性阻抗为75Ω，而一些射频设备上则常用特征阻抗为50Ω的同轴电缆。另外还有一种常见的传输线是特性阻抗为300Ω的扁平平行线，这在农村使用的电视天线架上比较常见，用来做八木天线的馈线因为电视机的射频输入端输入阻抗为75Ω，所以300Ω的馈线将与其不能匹配实际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个300Ω到75Ω的阻抗转换器（一个塑料封装的，一端有一个圆形的插头的那个东东，大概有两个大拇指那么大）它里面其实就是一个传输线变压器，将300Ω的阻抗，变换成75Ω的，这样就可以匹配起来了。这里需要强调一点的是，特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量为了不产生反射，负载阻抗跟传输线的特征阻抗应该相等，这就是传输线的阻抗匹配。如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等。

当阻抗不匹配时，有哪些办法让它匹配呢？

① 可以考虑使用变压器来做阻抗转换，就像上面所说的电视机中的那个例子那样。

② 可以考虑使用串联/并联电容或电感的办法，这在调试射频电路时常使用。

③ 可以考虑使用串联/并联电阻的办法，一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有时会串联一个几十欧的电阻。而一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485总线接收器，常在数据线终端并联120欧的匹配电阻。

为了帮助大家理解阻抗不匹配时的反射问题，我来举两个例子：假设你在练习拳击——打沙包如果是一个重量合适的、硬度合适的沙包，你打上去会感觉很舒服但是，如果哪一天我把沙包做了手脚，例如，里面换成了铁沙，你还是用以前的力打上去，你的手可能就会受不了了——这就是负载过重的情况，会产生很大的反弹力相反，如果我把里面换成了很轻很轻的东西，你一出拳，则可能会扑空，手也可能会受不了——这就是负载过轻的情况。

另一个例子，不知道大家有没有过这样的经历：就是看不清楼梯时上/下楼梯，当你以为还有楼梯时，就会出现“负载不匹配”这样的感觉了当然，也许这样的例子不太恰当，但我们可以拿它来理解负载不匹配时的反射情况 

附：浅谈四层板和33欧电阻 

选用四层板不仅是电源和地的问题，高速数字电路对走线的阻抗有要求，二层板不好控制阻抗。33欧电阻一般加在驱动器端，也是起阻抗匹配作用的；布线时要先布数据地址线，和需要保证的高速线。

在高频的时候，PCB板上的走线都要看成传输线。传输线有其特征阻抗，学过传输线理论的都知道，当传输线上某处出现阻抗突变(不匹配)时，信号通过就会发生反射，反射对原信号造成干扰，严重时就会影响电路的正常工作采用四层板时，通常外层走信号线，中间两层分别为电源和地平面，这样一方面隔离了两个信号层，更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线，它的阻抗比较固定，而且可以计算。对于两层板就比较难以做到这样。这种传输线阻抗主要与走线的宽度、到参考平面的距离、敷铜的厚度以及介电材料的特性有关，有许多现成的公式和程序可供计算。

33欧电阻通常串连放在驱动的一端(其实不一定33欧，从几欧到五、六十欧都有，视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉)，这样接收端的信号就不会受到影响。接收端也可以作匹配，例如采用电阻并联，但在数字系统比较少用，因为比较麻烦，而且很多时候是一发多收，如地址总线，不如源端匹配易做。 

注：这里所说的高频，不一定是时钟频率很高的电路，是不是高频不止看频率，更重要是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率，一般取上升时间倒数的一半，比如如果上升时间是1ns，那么它的倒数是1000MHz，也就是说在设计电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间，许多高速IC其驱动器的输出斜率是可调的