1.主要技术指标

机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。

指令字长：计算机指令字的位数。

数据字长：计算机数据存储所占用的位数。

存储字长：存储器中一个存储单元(存储地址)所存储的二进制代码的位数，即存储器中的MDR的位数。

由存储字长的问题继续延伸，要求会计算存储器容量。

2，计算机如何区分同存于存储器的指令和数据。

计算机区分指令和数据有以下2种方法：

通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。

通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。

3.总线带宽：可理解为总线的数据传输速率，即单位时间内总线上传输数据的位数，通常单位为每秒传输的字节数，如MBps（兆字节每秒）。

4.总线判优

总线需要判优的原因或目的。

为了解决多个部件同时申请总线时的使用权分配问题；

3种总线判优的方法：链式查询、计数器定时器查询、独立请求；

链式查询和计数器定时查询都是按照顺序查询，所以速度比较慢，

独立请求方式的判优控制，在总线控制部件里面有一个排队器，优先级高的优先获得应答，获得占用总线的使用权。但是这种方法用的线数比较多。

特点：
链式查询：连线简单，易于扩充，对电路故障最敏感；
计数器定时查询：优先级设置较灵活，对电路故障不敏感，连线及控制过程较复杂；
独立请求：判优速度最快，但硬件器件用量大，连线多，成本较高。

 5.通信方式

同步、异步：
指的是能否再开启新的线程。同步不能开启新的线程，异步可以。
串行、并行：
指的是任务的执行方式。

串行是指多个任务时，各个任务按顺序执行，完成一个之后才能进行下一个。

并行指的是多个任务可以同时执行。异步是多个任务并行的前提条件。

PS: 并发(针对一个处理器)和并行（针对多个处理器而言）的区别就是一个人同时吃三个馒头和三个人同时吃三个馒头；

5.ARP协议的作用

将IP地址通过广播目标MAC地址，解析目标IP地址的MAC地址。

 ARP是解决同一个局域网上的主机或路由器的IP地址和MAC地址的映射关系。

如果所找的主机和原主机不在同一个局域网上，那么就要通过ARP找一个位于本局域网上的某个路由器的MAC地址，

然后把分组发送给这个路由器，让这个路由器把分组转发给下一个网络。剩下的工作就由下一个网络来做。

6.寻址方式：确定本条指令的操作数地址和下一跳要执行指令的指令地址。

寻址方式：

指令寻址：程序顺序寻址 （PC）+1——>PC给出下一条指令地址 

　　　　　程序跳跃寻址  由转移指令（JMP）：给出下一跳的指令地址

数据寻址：立即寻址 间接寻址 直接寻址 隐含寻址 寄存器寻址 寄存器间接寻址 基址寻址 变址寻址 相对寻址 堆栈寻址

7.CPU的功能：指令控制 操作控制 时间控制 处理中断 数据加工。

控制器：取指令 分析指令 执行指令 控制程序的输入和输出 处理异常情况和特殊情况。

运算器：实现算术运算和逻辑运算。

8.指令周期：取出指令并执行指令所需要的时间。

9.引起中断的原因：人为设置的中断、程序事故、硬件故障、I/O设备、外部事件（用键盘中断）

一般来说，外部中断主要有以下几种：

一、I/O设备请求中断：如显示器、键盘、打印机等。

二、数据通道中断：软盘、硬盘、光盘等。

三、实时时钟请求中断：如外部的定时电路等。

四、人为设置的中断：如掉电、奇偶校验错误等。

产生于CPU内部的中断源有几种：

一、由CPU得运行结果产生：

如除数为0、结果溢出、单步执行等。

二、执行中断指令INT：INT3

三、非法操作或指令引起异常处理

10.计算机的工作步骤：建立数学模型 确定计算方法 编写解题程序

11.系统总线：数据总线（双向的）、地址总线（单向的）、控制总线。

12.指令是由 操作码和地址码组成。地址码表示下一跳要执行指令的地址。

13.计算机系统由ALU、CU、主存和辅存 输入输出设备 组成。

14.MAR:地址寄存器 反应存储单元个数

MDR：数据寄存器 反应存储单元的字长。

存储容量=存储单元X存储字长

存储单元：假如有n条地址线 那么一共有2^n次方个存储单元

存储字长：X位。

15.总线的传输周期：申请分配阶段——>寻址阶段——>传输阶段——>结束阶段

16总线的通信方式：同步、异步、半同步、分离式通信。

17存储器分为：主存储器、flash memory、高速缓冲存储器cache、辅助存储器

芯片包括： 地址线，数据线（i/o），读写信号线(WE)，片选信号线（CS)

18.存储器的存储结构，为什么要分层？高速缓冲存储器——-主存储器（SRAM+DRAM）———辅助存储器

把两个或者多个存储器介质用软件、硬件、软硬结合的方式把他们连接成一个整体，使得从某一级程序员的角度去看这个整体，具有高速度、大容量、低价格。

19.cache高速缓冲存储器主要解决的是cpu和存储体之间速度不匹配的问题。保证大多数情况 cache高速缓冲存储器都能满足CPU所要获取的指令。

20. cache——主存   的地址映射方式：直接映射、全相联映射（主存块放在cache中的任意位置，一对多）、组相联映射（既包括直接映射可以放到指定的某个组，即直接映射，并且可以和组内的每个任意块相连，即全相联映射）

21.汉明码的原理————>纠错 和检错。

22.存储器的技术指标：存储容量 存储带宽 存储速度

23.存储器容量的扩展：字扩展 位扩展 字位扩展

24.存储芯片片选线的作用：用16k X 1位的存储芯片 组成64K X 8 位的存储器。需要4组 每组都需要有8片 16k X1位的芯片。

25.cache的命中率：与cache的容量与块长有关，即CPU欲访问的信息在cache中的比率。

e  =  访问cache的时间/平均访问时间 X100%（在访问cache的同时也在访问内存）

 cache是如何起作用的？—–》CPU输出存储单元地址给内存，cache拦截地址并分析，判断该存储单元是否在cache中，如果在，cache直接送给cpu，如果不在，CPU再去主存中读取。CPU去主存中读取存储单元时，不仅把该存储单元取出，同时还把该存储单元附近的一块数据取出，送给cache，以便CPU顺序读取下一存储单元时，直接在cache中读取。

26.简述中断服务程序的流程：保护现场、中断服务、恢复现场、中断返回。

27.DMA的数据传输过程：预处理 数据处理 后处理

28从多个维度比较三种I/O设备与主机信息传送的控制方式。

程序查询方式、程序中断方式、DMA方式、通道控制方式

 程序查询方式：

由CPU通过程序不断查询I/O设备是否准备就绪，从而控制I/O设备与主机交换信息。采用这种方式实现主机与I/O设备交换信息，

要求I/O接口类设置一个能反映I/O设备是否准备就绪的状态标记，CPU通过对此标记的检测，可得知I/O设备的准备情况。
只要一启动I/O设备，CPU便不断查询I/O设备的准备情况，从而中止了原程序的执行。CPU在反复的查询过程中，犹如原地踏步。

另一方面，I/O设备准备就绪后，CPU要一个字一个字地从I/O设备取出，经CPU送至主存，此刻CPU也不能执行原程序，可见这种方式使CPU和I/O设备处于串行工作状态，CPU的效率不高。

② 程序中断方式

只是当I/O设备准备就绪并向CPU发出中断请求后才予以响应，这将大大提高CPU的工作效率。
采用这种方式，CPU和I/O接口不仅在硬件方面需要增加相应的电路，而且在软件方面还必须编制中断服务程序。

而且CPU在响应中断请求后，必须停止现行程序而转入中断服务程序，并且为了完成I/O设备与主存交换信息，还必须占用CPU内部的寄存器，消耗CPU的资源。

③ 直接存储器（DMA）方式  

介绍一下DMA到底是什么？

—–>DMA(Direct Memory Access，直接存储器访问) DMA控制器获得总线控制权后，CPU即刻挂起或只执行内部操作，由DMA控制器输出读写命令，直接控制RAM与I/O接口进行DMA传输。

主存与I/O设备间有一条数据通路，主存和I/O设备交换信息时，无需调用中断服务程序。若出现DMA和CPU同时访问主存，CPU总是将总线占有权让给DMA，通常把DMA的这种占有称为窃取或挪用。

而且，在DMA窃取存取周期时，CPU尚能继续做内部操作（不需要访存的操作，如乘法运算）。

④ 通道控制方式：通道也称为外围设备处理器、输入输出处理机，本质上是一个处理器，但通道执行的指令是与外部设备相关的指令。通道控制方式是一种实现主存与I/O设备进行直接数据交换的控制方式，

与DMA控制方式相比，通道所需要的CPU控制更少，一个通道可以控制多个设备，并且能够一次进行多个不连续的数据块的存取交换，从而大大提高了计算机系统效率。

 29.存储器基本结构：

存储体

地址寄存器

地址译码器

数据缓冲寄存器

读写控制线路

 30.RISC指令系统是CISC指令系统的改进，他最大的特点是：

①指令条数少②指令长度固定，指令格式和寻址种类少③只有取数和存数指令访问存储器，其余指令的操作均在寄存器之间执行。

31.控制器的基本结构

程序计数器PC、指令寄存器IR、操作码译码器、控制信号产生器、时序信号产生器

32.CPU中的主要寄存器，用来暂时存放数据的逻辑部件。

①累加寄存器AC②状态寄存器PSW③指令寄存器IR④程序计数器PC⑤地址寄存器MAR⑥数据寄存器MDR