基于Verilog

基于Verilog HDL的超前进位全加器设计

       通常我们所使用的加法器一般是串行进位，将从输入的ci逐位进位地传递到最高位的进位输出co，由于电 […]

基于Verilog HDL 的数字时钟设计

基于Verilog HDL的数字时钟设计 一、实验内容：     利用FPGA实现数字时钟设计,附带秒表功能及 […]

热门专题

百度通用翻译API应用与示例
CORBA技术及在Delphi中的实现
memset库函数
主/从设备之间通讯的三种方式路之遥_其漫漫
Windows申请免费SSL证书
一步步教你轻松学支持向量机SVM算法之理论篇1
使用CSS的clip-path实现图片剪切效果
转：[原创]
网上图书商城项目学习笔记-022易宝支付
遇到的各种问题
个人站点升级持续集成，自动构建和部署
Kona
实战干货：客户端OAuth2授权请求的入口
巧用UserAgent来解决浏览器的各种问题癫狂编程
Core版开源跨平台框架SkyMallCore
Linux下crontab命令的用法
利用Code::Blocks搭建64位C++开发平台
华章公司
探索之路】（四）Analyzer
开发日记（七）Asp.Net.Core.SignalR闪亮登场
重构的原则
剪刀石头布的游戏