FPGA

干货丨ARM、MCU、DSP、FPGA、SOC各是什么？区别是什么？

https://www.iyiou.com/p/42478.html 1、ARM ARM处理器是Acorn计算 […]

单片机、ARM、FPGA 嵌入式 — 区别，各自特点

笔记 — 考研复试的时候必出：主控芯片单片机冯诺依曼结构数据空间和程序空间是同一个存储空间 […]

ARM、MCU、DSP、FPGA、SOC各是什么？区别是什么？(转) – 张凌001

ARM、MCU、DSP、FPGA、SOC各是什么？区别是什么？(转) ARM ARM处理器是Acorn计算机有 […]

基于FPGA的光口通信开发案例｜基于Kintex-7 FPGA SFP+光口的10G UDP网络通信开发案例

前言自著名华人物理学家高锟先生提出“光传输理论”，实用化的光纤传输产品始于1976年，经历了PDH→SDH→ […]

新更新的OV7670 OV7725模块效果展示 OV7670 FPC版 30万像素 CMOS模块兼容官哥方便 FPGA stm32f407 68013等使用

原创OV7670，30W像素摄像头模块, 3）光学尺寸1/6 ,像素面积3.6 μm x 3.6 μm,灵敏 […]

[FPGA] 1、Artix-7 35T Arty FPGA 评估套件学习 + SiFive risc-v 指令集芯片验证

目录 1、简介 2、深入 3、DEMO 4、SiFive基于risc-v指令集的芯片验证 LINKS 时间作 […]

FPGA 设计总结（1）

1. set_input_delay和set_output_delay的选项-max和-min的理解首 […]

Altera特殊管脚的使用（适用全系列Altera FPGA,MSEL区别除外）-来自altera论坛

1.I/O, ASDO 在AS 模式下是专用输出脚，在PS 和JTAG 模式下可以当I/O 脚来用。在AS […]

谈谈IC、ASIC、SoC、MPU、MCU、CPU、GPU、DSP、FPGA、CPLD

IC (integrated circuit) 集成电路：微电路、微芯片、芯片；集成电路又分成：模拟集成电路（ […]

【连载】 FPGA Verilog HDL 系列实例——–直流电机PWM控制

【连载】 FPGA Verilog HDL 系列实例 Verilog HDL 之直流电机PWM控制一、 […]

Verilog RTL优化策略（一）：推荐使用assign语法替代if-else和case语法

参考　　《手把手教你设计CPU——RISC-V处理器篇》先给出不用if-else和case的原因　　Ve […]

FPGA STA(静态时序分析)

1 FPGA设计过程中所遇到的路径有输入到触发器，触发器到触发器，触发器到输出，例如以下图所看到的：这些路径 […]

建立时间与保持时间——FPGA

时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要 […]

FPGA In/Out Delay Timing Constaint

先简单说说这段时间遇到的问题。FPGA采集前端scaler的视频数据。像素时钟（随路时钟），视频数据，行场同步 […]

Verilog实例数组

编写 Verilog 代码多年，至今才无意中发现了一种奇怪的语法，估计见过的这种的写法的人，在 FPGA 开发 […]

fpga pll重配置实验总结

今天做了pll重配置的实验，输入时钟50m初始配置输出75m经重配置后输出100m，带宽为low，使用的ip: […]

[FPGA] Verilog 燃气灶控制器的设计与实现

燃气灶控制器的设计与实现一、引述本次实验所用可编程器件型号为MAXII EPM1270T144C5（其引脚 […]

【连载】 FPGA Verilog HDL 系列实例——–矩阵键盘接口

【连载】 FPGA Verilog HDL 系列实例　 Verilog HDL 之矩阵键盘接口 1、矩 […]

FPGA 设计_ModelSim 仿真流程简要

1. ModelSim简介 ModelSim分几种不同的版本：SE、PE和OEM，其中集成在 A […]

ASIC NP FPGA CPU有啥区别?

原文地址：https://www.zhihu.com/question/278044635/answer/48 […]

关于SOC,SOPC,FPGA,CPLD,ASIC区别和联系

sopc在二○世纪九十年度末，可编程逻辑器件（PLD）的复杂度已经能够在单个可编程器件内实现整个系统。完整的单 […]

关于Xilinx PCIE DMA的问答

关于XILINX PCIE DMA的问答，尤其是XDMA的相关问题做了详细解答关于Xilinx PCIE D […]

FPGA内部IP核DDS

　　项目当中需要正弦信号与余弦信号，首先想到了DDS芯片，例如AD9833、AD9834。由于还需要用FPG […]

Intel FPGA Clock Region概念以及用法

目录 Intel FPGA 的Clock Region概念 Intel 不同系列FPGA 的Clock Reg […]

AXI总线slave模式下接收数据—verilog代码

AXI总线slave模式下接收数据—verilog代码 Posted on 2020-05-15 […]

FPGA

热门专题